

Практическая работа

Выбор и расчет компонентов для сопряжения TTL и CMOS схем

Цель: Отработать навыки выбора и расчета компонентов для сопряжения TTL и CMOS схем

Варианты заданий выбираются в соответствии с номерами студента в журнале, согласно таблице

№ студента	1 5 9 13 17 21	2 6 10 14 18 22	3 7 11 15 19 23	4 8 12 16 20 24
Задание №1	а	б	в	г
Задание №2	а	б	в	г

Теоретический материал




Рис. 3.84. Выходные и входные уровни сигналов, которые необходимо учитывать при сопряжении TTL- и КМОП-схем: HIGH – высокий уровень, LOW – низкий уровень. (Заметьте, что схемы семейств НС и VHC по входу не совместимы со схемами TTL.)

Выполнить задания

Задание №1

Подсчитайте запас помехоустойчивости по постоянному току при низком и высоком уровнях, когда к выходу TTL-схемы подключен вход TTL-совместимой КМОП-схемы или наоборот:

- выход 74НСТ нагружен на 74LS
- выход 74VHCT нагружен на 74AS
- выход 74LS нагружен на 74НСТ
- выход 74AS нагружен на 74VHCT

Задание №2

Подсчитайте максимальный коэффициент разветвления по выходу для следующего случая, когда к выходу ТТЛ-совместимой КМОП-схемы подключены несколько входов ТТЛ-схем. Укажите также насколько «избыточной» оказывается нагрузочная способность при низком и высоком уровнях.

- а) выход 74НСТ нагружен на 74LS
- б) выход 74НСТ нагружен на 74AS
- в) выход 74VНСТ нагружен на 74AS
- г) выход 74VНСТ нагружен на 74LS

Задание №3

Какое из логических семейств имеет наименьшую динамическую рассеиваемую мощность при заданных значениях емкостной нагрузки и частоты переключения?